Omega Solutions Inc
Líder Técnico de Ingeniería ASIC
Tiempo completo • Sunnyvale
Responsabilidades clave:
- Implementación principal de arquitecturas DFT basadas en flujo de prueba SSN, incluyendo inserción de escaneo, lógica de compresión/descompresión, BIST de memoria y BIST lógico, utilizando herramientas Tessent de Siemens para RTL y implementación de DFT en netlist de puertas.
- Generar y entregar patrones de prueba ATPG para modelos de fallo stuck-at, transición, conscientes de células y de retardo de camino, impulsar metodologías de diagnóstico basadas en escaneo para depuración de fallos en silicio, y proporcionar soporte para pruebas y validaciones post-silicio
- Responsable de evaluar la preparación del diseño para la inserción de escaneo mediante RTL y herramientas físicas de Scan Design Rule Check (DRC)
- Integración y verificación de tejidos y IP de Diseño para Pruebas (DFT) dentro de los subsistemas
- Realizar simulaciones y depuración para simulaciones a nivel de puerta no temporizadas y con temporización anotada posterior (SDF)
- Desarrollar scripts de prueba, automatizar procesos y analizar datos usando lenguajes de programación como Python, Tcl o C++
Requisitos mínimos:
- Licenciatura + 8 años de experiencia relacionada, o máster + 6 años de experiencia relacionada, o doctorado + 3 años de experiencia relacionada
- Experiencia previa trabajando con ASICs
- Experiencia previa en inserción de escaneo y configuración, integración y validación de DFT
- Experiencia previa implementando arquitecturas DFT, incluyendo inserción de escaneo, lógica de compresión/descompresión y memoria y lógica BIST.
Cualificaciones preferidas:
- 10+ años de experiencia trabajando con ASICs
- 10+ años de experiencia en inserción de escaneos y configuración, integración y validación de DFT
- 3+ años de experiencia en SSN
- Experiencia en la ejecución de ASIC DFT desde el concepto hasta la salida de cinta
- Experiencia trabajando con testers y equipos de pruebas de ATE
- Experiencia en RTL para entender y depurar problemas relacionados con DFT
- Capacidad para resolver problemas complejos, incluyendo cruces de dominios de reloj
- Familiarizado con nodos avanzados de proceso y tecnología de silicio para alta velocidad y bajo consumo energético
- Implementación o integración sólida de bloques de diseño usando Verilog/System Verilog
Compensación: 55,00 $ la hora
(si ya tienes un currículum en Indeed)