0 Base Design LLC
Ingeniero FPGA de nivel medio
Tiempo completo • Hybrid - US
Beneficios:
- Acciones y Opciones Restringidas
- 401(k)
- Seguro médico
- Tiempo libre remunerado
- Coincidencia 401(k)
Ubicación: Raleigh, NC (Híbrido – hasta 2 días de trabajo remoto) Tipo de trabajo: Tiempo completo Nivel de experiencia: Nivel medio (4 a 5+ años) Requisito de seguridad: Capacidad para obtener/mantener una autorización secreta del DoD
Resumen del puesto
Buscamos un ingeniero de diseño FPGA/RTL de nivel medio competente y motivado, con un mínimo de 4 a 5+ años de experiencia, para unirse a nuestro equipo de ingeniería en Raleigh, Carolina del Norte. En este puesto, serás responsable del diseño, implementación y verificación de la lógica digital dirigida a las plataformas FPGA Xilinx y Lattice , escribiendo RTL tanto en Verilog como en VHDL a lo largo de todo el ciclo de desarrollo — desde la arquitectura y simulación hasta la síntesis, el cierre de tiempos y la puesta en marcha del hardware.
Este puesto se centra principalmente en producir RTL robusto y bien verificado y en apoyar la frontera hardware/software. Equilibrarás el diseño digital con la ejecución técnica práctica, incluyendo depuración en laboratorio, integración hardware-software y resolución de problemas a nivel de sistema junto a ingenieros de software embebidos.
Horarios de trabajo y requisitos de seguridad
Horario: Entorno híbrido basado en nuestras instalaciones de Raleigh, NC, que ofrece flexibilidad para hasta 2 días de trabajo remoto por semana. El trabajo remoto está sujeto a la aprobación del responsable y a la autorización previa según los hitos del proyecto. Ten en cuenta que el trabajo práctico en laboratorio, la depuración de hardware y la puesta en marcha del sistema requerirán presencia en el lugar.
Autorización: Capacidad para obtener y mantener una autorización de seguridad secreta del Departamento de Defensa (DoD) (o habilitación de agencia equivalente).
Responsabilidades clave
- Diseño e implementación de RTL: Diseñar e implementar lógica digital en Verilog y VHDL para sistemas basados en FPGA, dirigidos a las familias de dispositivos Xilinx (por ejemplo, Artix, Kintex, Zynq/Zynq UltraScale+, Versal) y Lattice (por ejemplo, ECP5, CrossLink, Nexus/CertusPro).
- Verificación: Desarrollar bancos de pruebas y realizar simulaciones funcionales (Vivado Simulator, CocoTB o similares) para validar la corrección del diseño antes de la puesta en marcha del hardware.
- Síntesis y cierre temporal: Impulsa diseños mediante síntesis, colocación y ruta y cierre temporizado usando cadenas de herramientas Vivado y Lattice Diamond/Radiant.
- Integración hardware/software: Colaborar estrechamente con ingenieros de software embebido para definir y validar interfaces hardware-software (mapas de registros, DMA, interrupciones, periféricos con mapeo de memoria) y apoyar la puesta en marcha de firmware en procesadores alojados en FPGA.
- Puesta en marcha y depuración de hardware: Liderar la depuración en laboratorio utilizando ILAs, analizadores lógicos, osciloscopios y herramientas JTAG; resolver problemas sistémicos que cruzan los límites hardware/firmware.
- Soporte de Interfaz y Requisitos: Conectar RTL con periféricos de alta velocidad (DDR, SPI, I2C, UART, Ethernet, PCIe, SERDES/transceptores) y soportar Documentos de Control de Interfaz (ICDs) donde la E/S FPGA toque otros subsistemas.
- Documentación y revisiones: Participar en revisiones de diseño y producir documentación clara (especificaciones de diseño, planes de verificación, informes de tiempo/restricciones).
- Metodología de diseño: Contribuir a mejorar la metodología interna de diseño RTL, la reutilización de IP y las prácticas de verificación.
Cualificaciones requeridas
- Formación: Licenciatura en Ingeniería Eléctrica, Ingeniería Informática o una disciplina técnica relacionada.
- Experiencia: Un mínimo de 4 a 5+ años de experiencia profesional escribiendo RTL tanto en Verilog como en VHDL, con trabajo demostrado en plataformas FPGA Xilinx y Lattice.
- Competencia en la cadena de herramientas: Competencia práctica con Vivado y Lattice Diamond/Radiant (o Lattice Propel).
- Fundamentos del diseño digital: Sólido conocimiento del cruce de dominios de reloj, cierre de temporización, diseño síncrono/asincrónico, FSMs y tuberías.
- Verificación: Experiencia escribiendo bancos de pruebas y ejecutando simulaciones para la verificación funcional.
- Familiaridad con el software embebido: Familiarizarse con C/C++ embebido lo suficiente para colaborar en interfaces hardware-software, depurar problemas de drivers de firmware y dar soporte a la puesta en marcha de procesadores soft-core o duros (por ejemplo, MicroBlaze, Zynq PS).
- Habilidades de laboratorio: Cómodo usando osciloscopios, analizadores lógicos y herramientas basadas en JTAG para depuración de hardware.
Habilidades preferidas
- Interfaces de alta velocidad: Experiencia con diseño de SERDES/transceptores (enlaces basados en Aurora, PCIe, MGT).
- Scripting y automatización: Experiencia en Python o TCL para automatización de compilaciones, automatización de pruebas o scripting de flujo de herramientas.
- Verificación avanzada: Exposición a metodologías de verificación aleatoria o formal restringida (UVM, SVA).
- Exposición embebidida/sistema operativo: Experiencia con la implementación de Linux embebido, integración RTOS o desarrollo de controladores de dispositivos.
- Control de versiones y CI: Familiaridad con Git y pipelines CI/build para proyectos de hardware.
- Normas y cumplimiento: Exposición a normas de diseño aplicables a hardware de defensa/aeroespacial (por ejemplo, IPC, ISO o normas militares).
- Integridad de la señal: Conocimiento práctico de la integridad de la señal y consideraciones a nivel de PCB que afectan a la E/S de FPGA.
Opciones flexibles de teletrabajo disponibles.
Compensación: 90.000,00 $ - 140.000,00 $ al año
(si ya tienes un currículum en Indeed)